TSB12LV31
Data Manual
IEEE 1394-1995 General-Purpose
Link-Layer Controller
For Computer Peripherals and
Consumer Audio/Video Electronics
SLLS255A
SEPTEMBER 1998
Printed on Recycled Paper
IMPORTANT NOTICE
Texas Instruments and its subsidiaries (TI) reserve the right to make changes to their products or to discontinue
any product or service without notice, and advise customers to obtain the latest version of relevant information
to verify, before placing orders, that information being relied on is current and complete. All products are sold
subject to the terms and conditions of sale supplied at the time of order acknowledgement, including those
pertaining to warranty, patent infringement, and limitation of liability.
TI warrants performance of its semiconductor products to the specifications applicable at the time of sale in
accordance with TI's standard warranty. Testing and other quality control techniques are utilized to the extent
TI deems necessary to support this warranty. Specific testing of all parameters of each device is not necessarily
performed, except those mandated by government requirements.
CERTAIN APPLICATIONS USING SEMICONDUCTOR PRODUCTS MAY INVOLVE POTENTIAL RISKS OF
DEATH, PERSONAL INJURY, OR SEVERE PROPERTY OR ENVIRONMENTAL DAMAGE ("CRITICAL
APPLICATIONS"). TI SEMICONDUCTOR PRODUCTS ARE NOT DESIGNED, AUTHORIZED, OR
WARRANTED TO BE SUITABLE FOR USE IN LIFE-SUPPORT DEVICES OR SYSTEMS OR OTHER
CRITICAL APPLICATIONS. INCLUSION OF TI PRODUCTS IN SUCH APPLICATIONS IS UNDERSTOOD TO
BE FULLY AT THE CUSTOMER'S RISK.
In order to minimize risks associated with the customer's applications, adequate design and operating
safeguards must be provided by the customer to minimize inherent or procedural hazards.
TI assumes no liability for applications assistance or customer product design. TI does not warrant or represent
that any license, either express or implied, is granted under any patent right, copyright, mask work right, or other
intellectual property right of TI covering or relating to any combination, machine, or process in which such
semiconductor products or services might be or are used. TI's publication of information regarding any third
party's products or services does not constitute TI's approval, warranty or endorsement thereof.
Copyright
1998, Texas Instruments Incorporated
iii
Contents
Section
Title
Page
1
Overview
11
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.1
Description
11
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.2
Features
11
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.3
Related Documents
12
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.4
Functional Block Diagram
12
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.5
Terminal Assignments
13
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
1.6
Terminal Functions
14
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2
Architecture
21
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1
Functional Block Diagram
21
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.1 FIFO
21
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.2 Microcontroller Interface
21
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.3 Link Core
29
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
2.1.4 Data Mover (DM) Control
211
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3
Internal Registers
31
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.1
Memory and Configuration Address Space Register Map
31
. . . . . . . . . . . . . . . . . . .
3.1.1 TSB12LV31 Configuration Registers
31
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2
Configuration Register Definitions
33
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.1 Version Register @00h
33
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.2 MISC Register @04h
33
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.3 Control Register @08h
33
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.4 Interrupt/Interrupt Mask Register @0Ch/10h
35
. . . . . . . . . . . . . . . . . . . . . . . . .
3.2.5 Cycle Timer Register @14h
37
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.6 IsoPort Number Register @18h
37
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.7 Diagnostics Register @20h
38
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.8 Phy Access Register @24h
39
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.9 ATF Status Register @30h
310
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.10 Bus Reset Register @34h
311
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.11 Self-ID Check Register @38h
311
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.12 GRF Status Register @3Ch
312
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.13 FIFO State Register @50h
312
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.14 Isochronous Control Register @54h
313
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.15 Isochronous Mode Register @58h
313
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.2.16 Isochronous Header Register @5Ch
313
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
iv
Contents (continued)
Section
Title
Page
4
FIFO Access
41
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1
FIFO Access
41
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.1 ATF Access
41
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
4.1.2 General-Receive-FIFO (GRF)
42
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5
TSB12LV31 Data Formats
51
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1
Asynchronous Transmit (Host Bus to TSB12LV31)
51
. . . . . . . . . . . . . . . . . . . . . . . . .
5.1.1 Quadlet Transmit
51
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.2 Block Transmit
52
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.3 Quadlet Receive
53
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.1.4 Block Receive
54
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.2
Isochronous Transmit (Host Bus to TSB12LV31)
56
. . . . . . . . . . . . . . . . . . . . . . . . . . .
5.3
Isochronous Receive (TSB12LV31 to Host Bus)
56
. . . . . . . . . . . . . . . . . . . . . . . . . . .
5.4
Snoop
57
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.5
CycleMark
58
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.6
Phy Configuration
58
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
5.7
Receive Self-ID Packet
59
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6
Electrical Characteristics
61
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.1
Absolute Maximum Ratings Over Free-Air Temperature Range
61
. . . . . . . . . . . . . .
6.2
Recommended Operating Conditions
62
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.3
Electrical Characteristics Over Recommended Ranges of Supply Voltage and
Operating Free-Air Temperature Range
62
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.4
Microcontroller Write Switching Characteristics Over Operating Free-Air
Temperature Range
63
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.5
Microcontroller Read Switching Characteristics Over Operating Free-Air
Temperature Range
64
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.6
IsoPort Phase 1, 2, and 3 Switching Characteristics Over Operating Free-Air
Temperature Range
65
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.7
IsoPort Receive Switching Characteristics Over Operating Free-Air
Temperature Range
67
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.8
Link Read/Write Switching Characteristics Over Operating Free-Air
Temperature Range
610
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
6.9
Output Signals Synchronous with ISOCK Switching Characteristics Over Operating
Free-Air
Temperature
Range
611
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
7
Mechanical Information
71
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
v
List of Illustrations
Figure
Title
Page
11 TSB12LV31 Functional Block Diagram
12
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
12 Terminal Assignments
13
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
21 TSB12LV31 Functional Block Diagram
21
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
22 Typical Handshake Doublet-Mode Timing Waveforms
22
. . . . . . . . . . . . . . . . . . . . . . . . . .
23 Typical Handshake Byte-Mode Timing Waveforms
23
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
24 Pulse Mode Timing Waveforms
23
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
25 Timing Waveforms for 16-Bit Pulse Mode with Fixed Timing
25
. . . . . . . . . . . . . . . . . . . . .
26 Timing Waveforms for 8-Bit Pulse Mode with Fixed Timing
27
. . . . . . . . . . . . . . . . . . . . . .
27 Microcontroller Byte Stack Operation (Write)
28
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
28 Microcontroller Byte UnStack Operation (Read)
29
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
29 Link Core Components
29
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
210 Isochronous DM Flow Control (TSB12LV31 Transmit)
212
. . . . . . . . . . . . . . . . . . . . . . . .
211 Isochronous Transmit Data Path
213
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
31 Configuration Register (CFR) Map
32
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
41 TSB12LV31 Controller-FIFO-Access Address Map
41
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
51 Quadlet-Transmit Format
51
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
52 Block-Transmit Format
52
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
53 Quadlet-Receive Format
53
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
54 Block-Receive Format
54
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
55 Isochronous-Transmit Format
56
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
56 Isochronous-Receive Format
56
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
57 Snoop Format
57
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
58 CycleMark Format
58
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
59 Phy Configuration Format
58
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
510 Receive Self-ID Format
59
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
511 Phy Self-ID Packet #0 Format
510
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
512 Phy Self-ID Packet #1, Packet #2, and Packet #3 Format
510
. . . . . . . . . . . . . . . . . . . . .
61 Microcontroller Write-Operation Timing Waveforms
63
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
62 Microcontroller Read-Operation Timing Waveforms
64
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
63 IsoPort Phase 1 (Four-Byte Preread) Timing Waveforms
65
. . . . . . . . . . . . . . . . . . . . . . . .
64 IsoPort Phase 2 (Data Transmit to End of Packet) Timing Waveforms
66
. . . . . . . . . . . . .
65 IsoPort Phase 3 (End of Block) Timing Waveforms
66
. . . . . . . . . . . . . . . . . . . . . . . . . . . . .
66 IsoPort Receive Timing Waveforms
67
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
67 Isochronous Receive of One Quadlet at 200 Mbits/s
68
. . . . . . . . . . . . . . . . . . . . . . . . . . . .
68 Isochronous-Receive Four Quadlets with Data Error at 200 Mbits/s
69
. . . . . . . . . . . . . . .
69 Link Read Waveforms
610
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
610 Link Write Waveforms
610
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
611 Synchronous ISOCK Output Waveforms
611
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
PDF 
ZIP